摘 要： 隨著遙感技術的發(fā)展，對高分辨率的遙感圖像實時壓縮的需求日益迫切。設計了高性能的圖像壓縮系統(tǒng)，由8片ADSP-TS201為核心處理器和2片F(xiàn)PGA組成，可提供高達28.8 GFLOPS的峰值浮點運算能力。該平臺采用PCIE總線作為外部接口，具有良好的可擴展性和強大的數(shù)據(jù)交換能力；各處理器采用Link Port互聯(lián)，形成松耦合結構，可實現(xiàn)高速傳輸、實時處理和大容量存儲三者的平衡，具有良好的可重構性和通用性。最后采用該系統(tǒng)實現(xiàn)JPEG2000壓縮，實驗結果表明，該壓縮系統(tǒng)無損壓縮速率可達6.2 Mpixels/s，非常適用于高分辨率、高質量遙感圖像壓縮領域。
關鍵詞： 多DSP；FPGA；圖像壓縮；JPEG2000；并行處理
0 引言
隨著新型傳感技術的發(fā)展，衛(wèi)星遙感圖像的分辨率迅速提升，數(shù)據(jù)量的爆炸式增長趨勢為傳輸信道和存儲空間帶了極大的壓力，因而，能否對遙感圖像進行在軌實時高效壓縮便成為制約遙感技術發(fā)展的一個關鍵問題[1]。目前，相對于基于離散余弦變化廣泛采用的小波變換壓縮算法具有非常好的抗誤碼性能，不過相對于早期的壓縮算法，這類算法的復雜度明顯提高，運算量和內存消耗增大[2]，這對圖像壓縮處理系統(tǒng)提出了較高的要求。
FPGA和DSP在數(shù)據(jù)處理平臺中發(fā)揮著日益重要的作用，F(xiàn)PGA擅長執(zhí)行并行處理，而DSP擅長多算法任務和多條件操作等，因而采用FPGA和多片DSP的并行運算系統(tǒng)受到越來越多的關注。
為了探索遙感圖像的機載實時壓縮技術，本文首先根據(jù)遙感圖像處理數(shù)據(jù)及流程特點，設計了2 FPGA+8 DSP的并行拓撲架構，并構建了機載實時處理硬件平臺，最后基于該平臺介紹了JPEG2000壓縮算法的實現(xiàn)方法，實驗結果表明該平臺具有較強的遙感數(shù)據(jù)實時處理能力。
1 圖像壓縮系統(tǒng)設計
1.1 芯片選型
在本系統(tǒng)中，F(xiàn)PGA主要實現(xiàn)外部接口、邏輯控制和時序控制等功能，并承擔部分數(shù)據(jù)處理工作，因此，需要具有較大的存儲空間，支持PCIE接口設計，具備較多的邏輯資源實現(xiàn)圖像預處理功能，并具有足夠的I/O口為FPGA管理多片DSP提供管腳支持。本系統(tǒng)選用Xilinx公司的XC6VLX240T。
為了滿足遙感圖像實時壓縮的要求，系統(tǒng)中選用的DSP要具有很強的定點和浮點運算能力；要具有高性能的互聯(lián)接口；支持DSP之間、DSP與FPGA之間建立高速的數(shù)據(jù)通道；并且具有較大的內部存儲空間，適應圖像壓縮過程中大量中間數(shù)據(jù)的高速緩存。因此本系統(tǒng)選用ADI公司的TS201。
1.2 并行互聯(lián)方式
實現(xiàn)大規(guī)模運算的高速執(zhí)行，需要借助多個處理單元同時運行來減少任務執(zhí)行時間。并行技術可以體現(xiàn)在處理器內部、處理器級以及系統(tǒng)級等方面，處理器間的拓撲結構可分為兩種[3]：(1)多處理器共享總線和存儲器的緊耦合結構；(2)多處理器通過獨立接口實現(xiàn)互聯(lián)的松貼片繞線電感耦合結構。
緊耦合結構的優(yōu)點在于提供全局物理地址空間，允許任何處理器對等訪問全部存儲器，便于程序設計。ADSP-TS201的主機接口可以支持最高64 bit位寬的總線共享，全局映射的統(tǒng)一尋址空間可實現(xiàn)多處理器及存儲器間的無縫連接。但是，當處理器數(shù)目較多時，頻繁的數(shù)據(jù)交換會產(chǎn)生嚴重的總線控制權競爭問題，從而導致系統(tǒng)運算效率降低，特別是在進行大數(shù)據(jù)量運算和大數(shù)據(jù)量通信時，這個缺點會極大地制約整個系統(tǒng)的運行效率。遙感圖像的實時壓縮是運算密集型、數(shù)據(jù)吞吐密集型的數(shù)據(jù)處理過程，緊耦合結構很難實現(xiàn)運算、存儲、傳輸間的平衡，不利于實現(xiàn)復雜壓縮算法的實時處理。
在分布式松耦合結構中，每片DSP通過獨立的接口連接到FPGA，這樣就能避免多個DSP同時訪問FPGA時的數(shù)據(jù)沖突。FPGA與DSP間常用的接口設計方法主要有3種：(1)采用外部雙口RAM；(2)在FPGA內部構建雙口RAM；(3)通過DSP的高速傳輸接口。前兩種連接方式中數(shù)據(jù)直接通過總線傳輸，且不涉及復雜的通信協(xié)議，接口設計比較簡單[4]，但是當芯片數(shù)量較多時，硬件設計中的管腳及布線壓力會很大；另外DSP的數(shù)據(jù)總線將同時用于與FPGA和與外部存儲器通信，仍然會存在總線競爭風險。TS201可提供4路鏈路口，在采用4位并行方式傳輸時，可支持高達1.2 GB/s的雙向吞吐率；數(shù)據(jù)通信可由處理器核控制，也可由DMA控制器控制，而不需要占用處理器資源，這能為FPGA與DSP、DSP與外部存儲器以及DSP與DSP之間的高速數(shù)據(jù)傳輸提供便利，解決在數(shù)據(jù)密集型處理中這一制約系統(tǒng)整體性能的問題，因此，本系統(tǒng)將采用這種互聯(lián)結構。 大功率電感廠家 |大電流電感工廠
