摘要：根據(jù)一塊32位嵌入式CPU的400MHz主頻的要求，結(jié)合該CPU五級流水線結(jié)構(gòu)，并借鑒各種算法成熟的加法器，提出了一種電路設計簡單、速度快、功耗低、版圖面積小的32位改進定點加法器的設計方案，為后續(xù)浮點加法器的設計提供了很好的鋪墊。 關(guān)鍵詞：借鑒 改進 定點 加法器 從CPU的指令執(zhí)行頻率上看，算術(shù)邏輯單元、程序計數(shù)器、協(xié)處理器是CPU中使用頻率最多的模塊，而加法器正是這些模塊的核心部件，幾乎所有的關(guān)鍵路徑都與之有關(guān)，因而設計一種通用于這些模塊的加法器是整個CPU設計中關(guān)鍵的一步。為此，筆者根據(jù)32位CPU的400MHz主頻的要求，結(jié)合CPU流水線結(jié)構(gòu)，借鑒各種算法成熟的加法器，提出一種電路設計簡單、速度快、功耗低、版圖面積小的32位改進定點加法器的設計方案。 1 設計思想 對于高性能CPU中使用的加法器，速度顯然是第一位的，所以考慮采用并行計算的方法，并且在電路的設計上采用少量的器件來獲得速度上的巨大提升。從面積有度出發(fā)，鏈式進位加法器(Ripple-Carry Adder)的器件最少，面積最小，版圖工作量也最小，可是由于加法器的高位進位要等待低位的運算結(jié)束后才能得到，所以沒有辦法在速度上達到要求。鑒于此，采用類似于鏈式加法器的結(jié)構(gòu)。

省先從進位選擇加法器(Carry-Select Adder)得到提示，將32位加法器一分為二，分為低16位加法器和高16位加法器，再將低16位加法器的進位輸出作為選擇信號，用于選擇高16位加法器的和及第27位的進位輸出(這個進位輸出要在溢出邏輯判斷中使用，而普通的加法器則不用產(chǎn)生進位)。通過這樣的處理，將一個32位的加法器簡化就成了兩上16位的加法器，如圖1所示。 另外，從超前進位 大功率電感廠家 |大電流電感工廠