1 系統(tǒng)方案設(shè)計

設(shè)計的數(shù)字示波器系統(tǒng)主要使用了Xilinx系統(tǒng)的開發(fā)環(huán)境，并在此環(huán)境內(nèi)部建立了AD采樣控制模塊、鍵盤控制模塊、VGA顯示模塊等多個模塊，從很大程度上減少了硬件電路的搭建，也因此提高了系統(tǒng)的穩(wěn)定性和可靠性，系統(tǒng)框圖如圖1所示。

另外，設(shè)計使用XPS將32位的MicroBlaze微處理器嵌入到了FPGA中，實現(xiàn)了可編程片的嵌入以及在可編程片上的系統(tǒng)設(shè)計。MieroBlaze通過LBM總線訪問片上的存儲模塊BlockRAM，然后通過OPB總線上掛接外設(shè)進行接口連接和驅(qū)動。

VGA顯示部分采用雙緩沖機制進行工作，在FPGA內(nèi)部建立RAM，按照一定時序降RAM內(nèi)的緩存數(shù)據(jù)映射到VGA顯示屏上。

2 硬件設(shè)計

2.1 信號調(diào)理電路模塊

信號調(diào)理電路模塊，對輸入的模擬信號進行處理，由于輸入電壓幅度為-2.5～+2.5 V之間，而后一級的AD模塊采用了12位的高速A/D轉(zhuǎn)換芯片ADS804，只能對0～2 V的電壓進行模/數(shù)轉(zhuǎn)換，故需要將輸入電壓先抬升為0～5 V，在應(yīng)用運算放大器進行比例縮小，達到0～2 V的模數(shù)轉(zhuǎn)換要求。

2.2 A/D轉(zhuǎn)換電路

A/D轉(zhuǎn)換模塊采用存儲采樣數(shù)據(jù)的并行數(shù)據(jù)處理方法，這樣可以使硬件電路得到最大程度的簡化，同時也提高了系統(tǒng)的穩(wěn)定性。AD部分的采樣，選用實時采樣技術(shù)。能夠捕獲到單個信號。采樣速率為10 MHz，即在最高頻率1 MHz時，實時采樣可以在每周期采10個點以保證取到一個完整的信號波形。

2.3 觸發(fā)電路模塊

觸發(fā)電路模塊屬于外觸發(fā)，對模擬信號實現(xiàn)任意電平觸發(fā)，該模塊采用電壓比較器來實現(xiàn)單次觸發(fā)。

2.4 存儲模塊

存儲模塊包括http://www.rouxingban.com/繞線電感內(nèi)存儲和外存儲兩部分，使用外部電路進行搭建的為外存儲，內(nèi)存儲在軟件部分進行說明。 大功率電感廠家 |大電流電感工廠