功能驗(yàn)證是電子設(shè)計(jì)人員目前面臨的主要挑戰(zhàn)，無論是設(shè)計(jì)團(tuán)隊(duì)還是驗(yàn)證團(tuán)隊(duì)，都將超過50%的時(shí)間用在糾錯(cuò)上，因此這一領(lǐng)域的技術(shù)進(jìn)展將對(duì)縮短產(chǎn)品上市時(shí)間產(chǎn)生重大影響。本文探討基于斷言的技術(shù)和改進(jìn)的糾錯(cuò)方法，以及為什么它們能夠以及如何應(yīng)對(duì)設(shè)計(jì)團(tuán)隊(duì)面臨的重大挑戰(zhàn)，其目的是提高設(shè)計(jì)生產(chǎn)力、改進(jìn)設(shè)計(jì)質(zhì)量、加快產(chǎn)品上市時(shí)間以及增模壓電感加投資回報(bào)(ROI)。

目前的設(shè)計(jì)和驗(yàn)證方法面臨的問題是驗(yàn)證工作必須屈從于設(shè)計(jì)。出于幾項(xiàng)相關(guān)原因，現(xiàn)狀必須加以改變，特別是我們正在面對(duì)一個(gè)巨 大和復(fù)雜的電子系統(tǒng)。功能性錯(cuò)誤是造成設(shè)計(jì)重復(fù)修改的首要原因。用于查找這些錯(cuò)誤的功能驗(yàn)證流程是設(shè)計(jì)流中目前面臨的最大瓶頸。一般而言，驗(yàn)證工作在所有 設(shè)計(jì)活動(dòng)中一般至少占有50%的份額。然而，驗(yàn)證技術(shù)的發(fā)展步伐已經(jīng)遠(yuǎn)遠(yuǎn)落后于設(shè)計(jì)和制造能力，驗(yàn)證鴻溝在進(jìn)一步擴(kuò)大(圖1)。這一驗(yàn)證鴻溝是限制設(shè)計(jì)人 員充分發(fā)揮其生產(chǎn)力和設(shè)計(jì)能力的因素。為了彌合這一驗(yàn)證鴻溝，驗(yàn)證必須成為整體設(shè)計(jì)方法的一個(gè)內(nèi)在組成部分。

整個(gè)設(shè)計(jì)和驗(yàn)證流必須實(shí)現(xiàn)結(jié)構(gòu)化，其基礎(chǔ)不僅是如何有利于設(shè)計(jì)工程師，而且還要考慮如何有利于驗(yàn)證工程師，這對(duì)設(shè)計(jì)分工、繞行電感模塊大小、設(shè)計(jì)規(guī)則以及其它許多我們目前想當(dāng)然的事情都提出了新的要求。

在成功開展系統(tǒng)驗(yàn)證方面面臨的另一挑戰(zhàn)仍然是測試基準(zhǔn)。隨著設(shè)計(jì)規(guī)模的擴(kuò)大，驗(yàn)證復(fù)雜性正以指數(shù)級(jí)速度提高。盡管仿真能力總 是伴隨設(shè)計(jì)規(guī)模不斷提高的，但測試基準(zhǔn)的復(fù)雜性則不然。其中部分原因是設(shè)計(jì)規(guī)模對(duì)設(shè)計(jì)的可觀察性和可控制性所產(chǎn)色環(huán)電感生產(chǎn)廠生的戲劇性效果，它增加了需要運(yùn)行測試的次 數(shù)，而且這些測試的持續(xù)時(shí)間可能延長，如果哪個(gè)地方出了差錯(cuò)，那么查找和發(fā)現(xiàn)原因的難度就會(huì)大大增加。

為了解決驗(yàn)證鴻溝和測試基準(zhǔn)問題，我們需要采用可擴(kuò)展驗(yàn)證解決方案，一方面它基于斷言的技術(shù)，另一方面，它覆蓋了驗(yàn)證中的 多種抽象層次以及整個(gè)流程各個(gè)階段的驗(yàn)證工具，功能驗(yàn)證策略必須在每個(gè)設(shè)計(jì)層次以及開發(fā)流程的每個(gè)階段將驗(yàn)證目標(biāo)對(duì)準(zhǔn)整個(gè)系統(tǒng)――其中包括數(shù)字邏輯、嵌入 式軟件以及混合信號(hào)內(nèi)容。

功能驗(yàn)證危機(jī)

功能驗(yàn)證的重要性日益提高，其根本原因就是設(shè)計(jì)規(guī)模和復(fù)雜性的不斷增長，其中包括設(shè)計(jì)中的軟件和模擬電路比例日益提高。規(guī)模 的擴(kuò)大指的是數(shù)量巨大的晶體管以及系統(tǒng)級(jí)芯片上的門數(shù)?！秶H半導(dǎo)體技術(shù)線路圖》預(yù)測，系統(tǒng)級(jí)芯片到2006年將包含10億個(gè)晶體管。一片系統(tǒng)級(jí)芯片可能 包含數(shù)千萬門，那么出錯(cuò)的可能性以及驗(yàn)證任務(wù)的復(fù)雜程度相應(yīng)也會(huì)增加。

復(fù)雜性提高意味著更多性能多樣性，在單個(gè)芯片上實(shí)現(xiàn)更多的性能。元器件的多樣性包括高性能RISC CPU、數(shù)千兆位高速I/O、塊RAM、系統(tǒng)時(shí)鐘管理、模擬混合信號(hào)、嵌入式軟件、專用數(shù)字信號(hào)處理器(DSP)等。因此，這些元器件之間的接口對(duì)確保整 體功能和性能的重要性就變得日趨重要。

片上軟件和模擬器件的不斷增加不僅使系統(tǒng)復(fù)雜性日益加劇，而且也向傳統(tǒng)操作方式發(fā)出了挑戰(zhàn)。數(shù)字工程師必須遭遇并不熟悉的 模擬事項(xiàng)。許多硬件設(shè)計(jì)都需要通過固件和低層次軟件來驗(yàn)證RTL功能性。這要求固件設(shè)計(jì)人員在硬件設(shè)計(jì)中發(fā)揮重要作用，并對(duì)硬件和軟件之間的相互影響作出詳細(xì)解釋。

我們對(duì)Collett國際研究公司2001-2003年間的研究數(shù)據(jù)進(jìn)行了考察，結(jié)果顯示：2001年在所有故障和失敗 中，47%的故障與邏輯或功能錯(cuò)誤相關(guān)。然而，在前10位故障原因中，只有一項(xiàng)屬于接口問題：混合信號(hào)接口，在整個(gè)芯片故障中只占4%。反觀2003年數(shù) 據(jù)，邏輯和功能故障的比例已經(jīng)攀升到67%，并且出現(xiàn)了另外三種故障范疇。模擬故障在芯片故障中占35%的份額，排名第二?；旌闲盘?hào)接口故障所占比例則從 4%升至21%，硬件/軟件接口故障比例則占13%。

除了復(fù)雜性問題，我們必須解決原有系統(tǒng)和知識(shí)產(chǎn)權(quán)的重用問題，因?yàn)槌^50%的設(shè)計(jì)和測試平臺(tái)都在重復(fù)使用，因此，任何有 意義的解決方案都必須支持所有主要語言――包括Verilog、VHDL、C++以及SystemC一體電感器――這樣它才能在所有抽象層次上工作。開放標(biāo)準(zhǔn)確保舊 有設(shè)計(jì)和測試平 大功率電感廠家 |大電流電感工廠